はじめに

　[1-1]　「PIC」と、「ワイヤード・ロジック」「汎用マイコン」の基本
　[1-2]　「並列処理」「シーケンシャル処理」「シーケンシャルなプログラム処理」
　[1-3]　「ブール関数」による「組み合わせ回路」の論理表現
　[1-4]　「組み合わせ回路」の実例と、「ブール関数」「関数表」「カルノー図」による論理表現
　[1-5]　4変数の関数表とカルノー図の例とド・モルガンの定理
　[1-6]　シーケンシャル回路例の「4ビット・カウンタ」と「関数表」
　[1-7]　カウンタとタイマー
　[1-8]　「狭義のCPU」の内部構成の説明と、レジスタ、メモリ
　[1-9]　「バスライン・システム」と「トライステート出力」
　[1-10] 「狭義のCPU」との関連で分類した、「メモリ」の種類と内容
　[1-11] 3つのハーバード・アーキテクチャとノイマン・アーキテクチャ
　[1-12] PICを使いこなすための基礎技術は何か
　[1-13] I/Oポートのマッピング方式と参照命令、周辺レジスタ
　[1-14] PICとワンチップ・マイコンの汎用マイコンに対する特徴

　[2-1]　なぜ本書ではPIC16F84Aを対象とするのか
　[2-2]　簡単なPICと複雑なPICの「CONFIGワード」設定の比較
　[2-3]　PIC16Fファミリーの特徴のある品種のアウトライン
　[2-4]　20ピン以上のPICと、「ブレッドボード」用の「ソケットアセンブリ」
　[2-5]　コンピュータの命令語構造とPIC16F84Aの命令体系
　[2-6]　PIC16F84Aの「プログラム関連記憶機構」と名称/機能
　[2-7]　「レジスタファイル」が主役の、PICアーキテクチャ
　[2-8]　SFRとGPRのBANK1におけるイメージ発生
　[2-9]　PIC16F84Aのブロック図と、「レジスタファイル」との関係

　[3-1]　「フラッシュROM」と「プログラム・カウンタ」「スタック」
　[3-2]　PIC16Fシリーズでの「ROMのページ」とアドレッシング
　[3-3]　PIC16Fシリーズの「命令セット」のアウトライン
　[3-4]　「オペランド」による「PIC16F」命令セットの分類
　[3-5]　「オペランドなし命令」と詳細な説明
　[3-6]　「レジスタファイルアドレス1オペランド命令」と「代替命令」
　[3-7]　WRとの「リテラル／定数」処理命令／演算命令
　[3-8] 　WRと「リテラル／定数」との演算命令からの導出命令
　[3-9]　「プログラムの三要素」とPICにおける形態
　[3-10] 「無条件ジャンプ」と「条件スキップ」および「計算GOTO」

　[4-1]　「結果格納場所指定2オペランド命令」とデータ転送
　[4-2]　「WR」をベースとした、「WR」と「レジスタファイル」との演算
　[4-3]　「レジスタファイル」をベースとした、「WR」と「レジスタファイル」との演算
　[4-4]　「レジスタファイル」のみで演算する「2オペランド命令」
　[4-5]　第1オペランドビット指定2オペランド命令
　[4-6]　左右「ローテイト」を使った、「レジスタファイル」の左右シフト
　[4-7]　「WR」と「レジスタファイル」の、「1」「2」「4」ビットシフト
　[4-8]　「SWAP」による「レジスタファイル」と「WR」の左右4ビットシフト

　[5-1]　PIC16F84Aのレジスタファイル構造とレジスタアドレス
　[5-2]　「SFR」の機能のアウトラインとBANK
　[5-3]　各「SFR」の「ビット構成」と機能説明
　[5-4]　「STATUS」レジスタのビット構成と内容
　[5-5]　「OPTION」レジスタのビット構成と内容
　[5-6]　「INTCON」レジスタと割り込み

　[6-1]　5ビットI/OポートのPORTAとTRISAレジスタ
　[6-2]　「PORTA」の「L／H入力電圧」「L出力電流」と「VOL」「ヒステリシス特性」
　[6-3]　「PORTA」のH出力電流とVOH
　[6-4]　「クロック発振器」と「外部パーツ」「回路」
　[6-5]　「PIC16F84A」の代表的な「最大定格値」
　[6-6]　「PIC16F84A」の代表的な「DC特性」
　[6-7]　「8ビットI/Oポート」の「PORTB」と「TRISBレジスタ」
　[6-8]　「データ入出力用」と「データ変化割り込み用」のラッチ
　[6-9]　「I/Oポート」の入出力タイミングと、「大容量負荷」
　[6-10] 「RB7」〜「RB4」の入力変化と、「RB0/INT」による割り込み
　[6-11] 「外部要因」による「割り込み」関係のタイミング

　[7-1]　「3種類のリセット動作」と「プログラムカウンタ」「STATUSレジスタ」
　[7-2]　WDTのタイムアップによる自動リセット
　[7-3]　SLEEP状態（パワーダウンモード）からのウエークアップ
　[7-4]　「割り込み」による「パワーダウンモード」からの「ウエークアップ」
　[7-5]　3種類の「リセット動作」と「SFR」の全ビット変化
　[7-6]　「EEPROM」の「機能／構成」と関連SFR
　[7-7]　「EECON1」のビット構成と各ビットの機能
　[7-8]　EEPROMの「読み出し処理」
　[7-9]　「パワーON」時の「PWRTタイムアウト」と「CONFIGビット」設定
　[7-10] 「フラグ待ち」による「EEPROM」の「書き込み処理」
　[7-11] 「エラーフラグチェック」と「データベリファイ」
　[7-12] 割り込み処理を使ったEEPROMの書き込み処理
　[7-13] 「EEPROM」と「TMR0」を使った「疑似乱数」の種作成（真の乱数）

　[8-1]　「タイマー0」と「TMR0レジスタ」「プリスケーラ」「WDT」
　[8-2] 　「タイマー0」のプリセット、「割り込み」フラグ
　[8-3]　プリスケーラの分周比設定、2命令サイクル休止
　[8-4] 　「2命令サイクル休止」を補正した「タイマー0」設定
　[8-5] 　「式」のチェックと「Windows電卓」による、「16進−10進」変換
　[8-6]　「プリスケーラ」使用時の計算と、補正付き「タイマー0」設定
　[8-7]　「表計算ソフト」による、「分周比」と「プリセット値」の「計算」と、「誤差計算」
　[8-8]　「タイマー0」の「タイムアップ」時の「割り込みタイミング」
　[8-9]　「タイマー0」の外部クロック使用
　[8-10] 「タイマー0」の「長時間タイマー」への応用法

　[9-1]　「レジスタファイル」の「間接参照」
　[9-2]　「フラグ待ち処理」と「メリット／デメリット」
　[9-3]　「割り込み発生要因」が1個のときの、「割り込み処理」
　[9-4]　「スタック／スタックポインタ」と「退避／復元」
　[9-5]　「割り込み処理ルーチン」での「WR」と「STATUS」レジスタの「退避」と「復元」
　[9-6]　「割り込み発生要因」が複数のときの、「割り込み処理」
　[9-7]　「フラッシュROM」の「ページ」、「RETLW命令」と「セクション」
　[9-8]　「テーブルデータ変換」の基本と「計算GOTO」
　[9-9]　「オフセット値」の「オーバーフロー対策」例
　[9-10] 任意のセクションに対応した「テーブルデータ変換」
　[9-11] 「計算GOTO」による処理分岐

　参考文献 　索引

※ 内容が一部異なる場合があります。発売日は、東京の発売日であり、地域によっては１〜２日程度遅れることがあります。あらかじめご了承ください。